




Комплексная среда сквозного проектирования
электронных устройств

Руководство пользователя

Редактор правил

Октябрь, 2024



Руководство пользователя

Внимание!

Права на данный документ в полном объёме принадлежат компании «ЭРЕМЕКС» и защищены законодательством Российской Федерации об авторском праве и международными договорами.

Использование данного документа (как полностью, так и в части) в какой-либо форме, такое как: воспроизведение, модификация (в том числе перевод на другой язык), распространение (в том числе в переводе), копирование (заимствование) в любой форме, передача форме третьим лицам, – возможны только с предварительного письменного разрешения компании «ЭРЕМЕКС».

За незаконное использование данного документа (как полностью, так и частично), включая его копирование и распространение, нарушитель несет гражданскую, административную или уголовную ответственность в соответствии с действующим законодательством.

Компания «ЭРЕМЕКС» оставляет за собой право изменить содержание данного документа в любое время без предварительного уведомления.

Данный документ предназначен для продвинутого пользователя ПК, знакомого с поведением и механизмами операционной системы Windows, уверенно владеющего инструментарием операционной системы.

Последнюю версию документа можно получить в сети Интернет по ссылке:

www.eremex.ru/knowledge-base/delta-design/docs

Компания «ЭРЕМЕКС» не несёт ответственности за содержание, качество, актуальность и достоверность материалов, права на которые принадлежат другим правообладателям.

Обозначения ЭРЕМЕКС, EREMEX, Delta Design, TopoR, SimOne являются товарными знаками компании «ЭРЕМЕКС».

Остальные упомянутые в документе торговые марки являются собственностью их законных владельцев.

В случае возникновения вопросов по использованию программ Delta Design, TopoR, SimOne, пожалуйста, обращайтесь:

Форум компании «ЭРЕМЕКС»: www.eremex.ru/society/forum

Техническая поддержка

E-mail: support@eremex.ru

Skype: [supporteremex](https://www.skype.com/ru/people/supporteremex)

Отдел продаж

Тел. +7 (495) 232-18-64

E-mail: info@eremex.ru

E-mail: sales@eremex.ru

Руководство пользователя

Добро пожаловать!

Компания «ЭРЕМЕКС» благодарит Вас за приобретение системы Delta Design и надеется, что она будет удобным и полезным инструментом в Вашей проектной деятельности.

Система Delta Design является интегрированной средой, обеспечивающей средствами автоматизации сквозной цикл проектирования электронных устройств, включая:

- Формирование базы данных радиоэлектронных компонентов, ее сопровождение и поддержание в актуальном состоянии;
- Проектирование принципиальных электрических схем;
- SPICE - моделирование работы аналоговых устройств;
- Разработка конструкций печатных плат;
- Размещение электронных компонентов на наружных слоях печатной платы и проектирование сети электрических соединений (печатных проводников, межслойных переходов) в соответствии с заданной электрической схемой и правилами проектирования структуры печатного монтажа;
- Выпуск конструкторской документации в соответствии с ГОСТ;
- Выпуск производственной документации, в том числе необходимой для автоматизированных производственных линий;
- Подготовка данных для составления перечня закупаемых изделий и материалов, необходимых для изготовления изделия.

Руководство пользователя

Техническая поддержка и сопровождение



Примечание! Техническая поддержка оказывается только пользователям, прошедшим курс обучения. Подробные сведения о курсе обучения могут быть получены по адресу в интернете

www.eremex.ru/learning-center

При возникновении вопросов, связанных с использованием Delta Design, рекомендуем:

- Ознакомиться с документацией (руководством пользователя);

www.eremex.ru/knowledge-base/delta-design/docs

- Ознакомиться с информацией на сайте в разделе «База знаний», содержащей ответы на часто задаваемые вопросы;

www.eremex.ru/knowledge-base

- Ознакомиться с существующими разделами форума. Также имеется возможность задать вопрос на форуме www.eremex.ru/society/forum если интересующая Вас тема ранее не освещалась.



Примечание! Если вышеперечисленные источники не содержат рекомендаций по разрешению возникшей проблемы, обратитесь в техническую поддержку. Подробную информацию о проблеме, действиях пользователя, приведших к ней, и информацию о программно-аппаратной конфигурации используемого компьютера, направить по адресу support@eremex.ru

Содержание

Редактор правил

1	Описание правил проектирования	6
1.1	Типы правил проектирования	6
1.2	Работа с редактором правил	6
1.2.1	Запуск редактора правил	8
1.2.2	Создания нового правила	12
1.2.3	Редактирование правила	14
1.3	Форматы описания	15
1.3.1	Формат описания зазоров	16
1.3.2	Формат описания ширины трека	19
1.3.3	Формат описания параметров диффпары	21
1.3.4	Формат описания запретов	23
1.3.5	Формат описания ограничений на ПО и Т-соединения для цепей	24
1.3.6	Формат описания ограничений на длины/задержки сигналов	27
1.3.7	Формат описания правил для регионов внутри посадочных мест	31
1.3.8	Формат описания применения профиля импеданса	34
1.4	Правила в проекте	36
1.4.1	Применимость правил	36
2	Шаблоны правил	42
		46

1 Описание правил проектирования

В системе Delta Design правила проектирования являются частью проекта и задаются для каждого проекта отдельно.

Работа с правилами осуществляется с помощью редактора правил.

Правила для проекта первоначально создаются на основе [базового шаблона правил](#).

1.1 Типы правил проектирования

В системе Delta Design с помощью текстовых правил поддерживается возможность задания:

- зазоров между различными объектами с учетом их принадлежности цепям и расположения на плате (слои, регионы);
- ограничений на трассировку цепей (ширины треков, длины соединений, возможность размещения ПО и Т-соединений);
- запретов на размещения треков, ПО и металлизации на определенных слоях и регионах.

1.2 Работа с редактором правил

Редактор правил предназначен для отображения существующих правил, добавления нового правила и редактирования существующего правила проектирования печатных плат в текстовом формате.

Внешний вид редактора правил представлен на [Рис. 1](#).




Рис. 1 Внешний вид окна редактора правил

При нажатии в окне редактора правил на ограниченную область «Помощник формирования правил» отображается форма для управления созданными пользователями правилами.

Пример формы «Помощник формирования правил» для типа правила «Разрешенные типы Т-соединений» см. [Рис. 2](#).




Рис. 2 Внешний вид формы «Помощник формирования правил»

Действия общие для всех форм правил:


«Комментарий» – ввод комментария к правилу.


«Правило» – выбор типа правила.

«Создать» – добавление новой строки, описывающее правило.

«Удалить» – удаление выделенной строки, описывающее правило.

«Вверх» и «Вниз» – перемещение выделенной строки правила в текстовой части редактора правил.

 – в данной области отображается порядковый номер выделенной строки, описывающей правило в текстовой части редактора правила.

Сворачивание формы происходит при нажатии на область  в правом верхнем углу формы, см. [Рис. 3](#).




Рис. 3 Сворачивание формы «Помощник формирования правил»

Подробнее о создании нового правила смотри раздел [«Создание нового правила»](#).

Подробнее о редактировании правила смотри раздел [«Редактирование правила»](#).

1.2.1 Запуск редактора правил

В системе предусмотрено несколько способов для запуска редактора правил выбранного проекта платы.

- Из дерева проекта.

Раскрыть дерево проекта, вызвать контекстное меню с раздела «Правила» и выбрать пункт «Открыть» или использовать двойной клик левой кнопки мыши, см. [Рис. 4](#).




Рис. 4 Переход к правилам проекта из дерева проекта

- Из панели инструментов «Панели».

При открытой в соответствующем редакторе схемы или платы проекта вызвать инструмент «Правила...» на панели инструментов «Панели», см. [Рис. 5](#).




Рис. 5 Панель инструментов «Панели»

- Из главного меню программы.

В главном меню выбрать «Настройки» → «Правила» при открытой в соответствующем редакторе схемы или платы проекта, см. [Рис. 6](#).




Рис. 6 Запуск редактора правил из главного меню

- Из контекстного меню, вызванного с проводника, размещенного на схеме.

На электрической схеме выделить проводник и выбрать в контекстном меню пункт «Показать правила», см. [Рис. 7](#)




Рис. 7 Контекстное меню при выборе проводника

- Из контекстного меню, вызванного с трека, размещенного на печатной плате.

На печатной плате выделить трек и выбрать в контекстном меню пункт «Показать правила», см. [Рис. 8](#).




Рис. 8 Контекстное меню при выборе трека

- Из контекстного меню объектов (контактной площадки или переходного отверстия), размещенных на плате и подключенных к цепи.

На печатной плате выделить объект (контактную площадку или переходное отверстие), подключенный к цепи, и выбрать в контекстном меню пункт «Показать правила», см. [Рис. 9](#).





Рис. 9 Контекстное меню при выборе графического объекта, подключенного к цепи

- Из панели «Свойства» для объектов «Регион».

На печатной плате выделить регион и в поле «Свойства» → «Общие» → «Правила» нажать на , см. [Рис. 10](#).




Рис. 10 Свойства выбранного объекта «Регион»

1.2.2 Создания нового правила

Для создания нового правила для выбранного проекта платы выполнить:

1. [Запустить](#) редактор правил.
2. В списке существующих правил установить курсор на строку текста правила с учетом, что новое правило будет иметь порядковый номер выше выделенного.
3. Если форма «Помощник формирования правил» развернута, то пропустить данный пункт, иначе нажать на ограниченную область «Помощник формирования правил» и развернуть форму.
4. В форме в поле «Правило» из списка выбрать тип правила, см. [Рис. 11](#), при необходимости, ввести комментарий.




Рис. 11 Выбор тип правила в форме

5. В форме нажать «Создать».
6. Заполнить в форме необходимые поля для описания правила с учетом соответствующего [формата описания](#).
7. В форме нажать «Создать».

В результате этих действий в тестовой части редактора правил отображается строка с новым правилом.

Количество добавляемых правил в текстовом редакторе не ограничено.

Приоритет правил определяется их порядком, чем выше правило, тем выше его приоритет. Порядок следования правил управляется кнопками «Вверх» и «Вниз».

В случае если при описании правил возникла ошибка, то строка, в которой допущена ошибка, будет выделена желтым цветом, см. [Рис. 12](#).

```

ddBox-C1 x
1 Allow: (IsTrack) = true
2 Allow: (IsVia) = true
3 Allow: (IsMetal) = true
4 Allow: (Any) = {TJunction:PinViaTrack}
5 Allow: (Any) = {ViaOnPad:false}
6 Allow: (Any) = {ViaStyle:[ALL]}
7 DiffPair: (Any) = {Min:0.2; Nom:0.8; Neck:0.3; NeckGlobal:0.3; NeckLocal:0.3; GapMin:0.12; GapNom:0.3; NeckGap:0.12; GapTolerance+:0.05; GapTolerance:-0.05}
8 DiffPair: (Any) = {UncoupledGlobal:3; UncoupledLocal:3; PhaseTolerance:3; IncludeGathering:true}
9 Width: (IsAnnualRing) = 0.1
10 Width: (Net="NET0051") = {Min:0.2; Nom:1.1}
11 Width: (NetClass="IO-NET") = {Min:1; Nom:1}
12 Width: (Any) = {Min:0.2; Nom:0.8; Neck:0.3; NeckGlobal:0.3; NeckLocal:0.3}
13 Clearance: (IsTrack; IsTrack || IsSmdPad) on (Region="Region0") = 0.2
14 Clearance: (IsTrack; IsTrack || IsSmdPad) on (Region="Region1") = 0.2
15 Clearance: (IsTrack; IsTrack || IsSmdPad) on (Region="Region2") = 0.2
16 Clearance: (IsSmdPad; IsSmdPad) on (Region="Region0") = 0.2
17 Clearance: (IsSmdPad; IsSmdPad) on (Region="Region1") = 0.2
18 Clearance: (IsSmdPad; IsSmdPad) on (Region="Region2") = 0.2
19 Clearance: (IsTrack && Net="NET0051"; IsMetal && Net!="NET0051") = 0.2
20 Clearance: (IsTrack && NetClass="IO-NET"; (IsTrack || IsMetal) && NetClass!="IO-NET") = 1
21 Clearance: (IsTrack && NetClass="IO-NET"; (IsPad || IsVia) && NetClass!="IO-NET") = 0.8
22 Clearance: (IsSmdPad && NetClass="IO-NET"; IsSmdPad && NetClass!="IO-NET") = 1
23 Clearance: (IsThroughPad && NetClass="IO-NET"; IsSmdPad && NetClass!="IO-NET") = 1
24 Clearance: (IsThroughPad && NetClass="IO-NET"; IsThroughPad && NetClass!="IO-NET") = 0.8
25 Clearance: (IsThroughPad && NetClass="IO-NET"; IsHole && NetClass!="IO-NET") = 0.5
    
```

Рис. 12 Отображение ошибки в текстовой части редактора правил

1.2.3 Редактирование правила

При необходимости изменения существующего правила редактирование возможно только в самом тексте редактора правил, поэтому все поля формы неактивны, см. [Рис. 13](#).

Рис. 13 Вид формы при выделении правила, которое можно редактировать только в тексте редактора правил

Все изменения при редактировании правил должны быть внесены с учетом соответствующего [формата описания](#).

В случае если при описании правил возникла ошибка, то строка, в которой допущена ошибка, будет выделена желтым цветом, см. [Рис. 14](#).

```

ddBox-C1 x
1 Allow: (IsTrack) = true
2 Allow: (IsVia) = true
3 Allow: (IsMetal) = true
4 Allow: (Any) = {TJunction:PinViaTrack}
5 Allow: (Any) = {ViaOnPad:false}
6 Allow: (Any) = {ViaStyle:[ALL]}
7 DiffPair: (Any) = {Min:0.2; Nom:0.8; Neck:0.3; NeckGlobal:0.3; NeckLocal:0.3; GapMin:0.12; GapNom:0.3; NeckGap:0.12; GapTolerance+:0.05; GapTolerance-:0.05}
8 DiffPair: (Any) = {UncoupledGlobal:3; UncoupledLocal:3; PhaseTolerance:3; IncludeGathering:true}
9 Width: (IsAnnularRing) = 0.1
10 Width: (Net="NET0051") = {Min:0.2; Nom:1.1}
11 Width: (NetClass="IO-NET") = {Min:1; Nom:1}
12 Width: (Any) = {Min:0.2; Nom:0.8; Neck:0.3; NeckGlobal:0.3; NeckLocal:0.3}
13 Clearance: (IsTrack; IsTrack || IsSmdPad) on (Region="Region0") = 0.2
14 Clearance: (IsTrack; IsTrack || IsSmdPad) on (Region="Region1") = 0.2
15 Clearance: (IsTrack; IsTrack || IsSmdPad) on (Region="Region2") = 0.2
16 Clearance: (IsSmdPad; IsSmdPad) on (Region="Region0") = 0.2
17 Clearance: (IsSmdPad; IsSmdPad) on (Region="Region1") = 0.2
18 Clearance: (IsSmdPad; IsSmdPad) on (Region="Region2") = 0.2
19 Clearance: (IsTrack && Net="NET0051"; IsMetal && Net!="NET0051") = 0.2
20 Clearance: (IsTrack && NetClass="IO-NET"; (IsTrack || IsMetal) && NetClass!="IO-NET") = 1
21 Clearance: (IsTrack && NetClass="IO-NET"; (IsPad || IsVia) && NetClass!="IO-NET") = 0.8
22 Clearance: (IsSmdPad && NetClass="IO-NET"; IsSmdPad && NetClass!="IO-NET") = 1
23 Clearance: (IsThroughPad && NetClass="IO-NET"; IsSmdPad && NetClass!="IO-NET") = 1
24 Clearance: (IsThroughPad && NetClass="IO-NET"; IsThroughPad && NetClass!="IO-NET") = 0.8
25 Clearance: (IsThroughPad && NetClass="IO-NET"; IsHole && NetClass!="IO-NET") = 0.5
    
```

Рис. 14 Отображение ошибки в редакторе

При работе в текстовом редакторе доступно комментирование правил или добавление поясняющих комментариев. Для комментирования необходимо ввести «//».

Комментарий в тексте обозначается зеленым цветом, см. [Рис. 15](#).

```

ddBox-C1 x
1 Allow: (IsTrack) = true //Позрешено размещение трекв
2 Allow: (IsVia) = true // Позрешено размещение переходных отверстий
3 //Allow: (IsMetal) = true - строка правил закомментирована и не будет применена
4 Allow: (Any) = {TJunction:PinViaTrack}
5 Allow: (Any) = {ViaOnPad:false}
6 Allow: (Any) = {ViaStyle:[ALL]}
7 DiffPair: (Any) = {Min:0.2; Nom:0.8; Neck:0.1; NeckGlobal:0.3; NeckLocal:0.3; GapMin:0.12; GapNom:0.3; NeckGap:0.12; GapTolerance+:0.05; GapTolerance-:0.05}
8 DiffPair: (Any) = {UncoupledGlobal:3; UncoupledLocal:3; PhaseTolerance:3; IncludeGathering:true}
9 Width: (IsAnnularRing) = 0.1
10 Width: (Net="NET0051") = {Min:0.2; Nom:1.1}
    
```

Рис. 15 Использование комментариев

1.3 Форматы описания

В системе Delta Design определены следующие форматы описания правил:

- [Формат описания зазоров.](#)
- [Формат описания ширины трека.](#)
- [Формат описания параметров диффпары.](#)
- [Формат описания запретов.](#)
- [Формат описания ограничений на ПО и Т-соединения для цепей.](#)
- [Формат описания ограничений на длины/задержки сигналов.](#)

- [Формат описания правил для регионов внутри посадочных мест.](#)

1.3.1 Формат описания зазоров

Текстовая строка задания зазоров имеет следующий формат:

Тип ограничения: (Предикат 1; Предикат 2) on (Предикат области) =
Значение

Тип ограничения - Clearance

Предикат 1 и **Предикат 2** - булевские выражения (фильтры) для формирования подмножества объектов заданного типа (поддерживаются операции "и" (&&), "или" (||), "не" (!) и скобки). В выражении может задаваться набор типов объектов цепей и набор цепей, формирующих множество. Выражение "Any" задаёт множество всех поддерживаемых объектов. Если в выражении задаются только цепи, то по умолчанию считается, что в множество входят все типы объектов цепей. Если в выражении задаются только типы, то фильтрация по цепям не производится.

Поддерживается фильтрация по следующим типам объектов:

IsTrack - трек;

IsVia - переходное отверстие;

IsSmdPad - планарная контактная площадка;

IsThroughPad - сквозная контактная площадка;

IsPad - планарная или сквозная контактная площадка;

IsMetal - заливка области металлизации;

IsHole - отверстие;

IsBorder - граница платы.

Фильтрация цепей осуществляется по именам цепей, дифференциальных цепей и классов цепей.

Net="Имя цепи или имя дифференциальной цепи"

NetClass="Имя класса цепей"

Предикат области осуществляет фильтрацию области действия правила. Если предикат отсутствует, правило считается действующим по всей области платы. Фильтрация может осуществляться по слоям, регионам и областям плат с заданным стеком слоёв.

Layer = "Имя слоя или класса слоёв"

Region = "Имя региона"

Stack = "Имя стека"

Top - фильтр включает верхние слои для всех стеков слоёв

Bottom - фильтр включает нижние слои для всех стеков слоёв

Rigid - фильтр включает все области плат с жёсткими стеками слоёв

Flex - фильтр включает все области плат с гибкими стеками слоёв

Значение

Если размерность задаваемого значения не указана, то считается, что используется размерность по умолчанию, заданная в шапке текстового описания.

Примеры:

Clearance: (IsHole; IsBorder) on (Flex) = 0.53

Clearance: (IsHole; IsBorder) on {Rigid} = 0.33

Clearance: (IsVia; IsSmdPad) on (Rigid) = 0.13

Clearance: (IsHole && Net="GND"; Any) on (Rigid) = 0.3

Clearance: (IsHole; IsHole) on (Rigid) = 0.5

Clearance: (IsHole; Any) on (Rigid) = 0.2

Clearance: (IsVia; IsThroughPad) on (Rigid && Stack = "Default" && Top) = 0.05

Clearance: (IsVia; IsThroughPad) on (Rigid && Top) = 0.05

Clearance: (IsVia; IsThroughPad) on (Rigid && Stack = "Default" && Bottom) = 0.15

Clearance: (IsVia; IsThroughPad) on (Flex && Top) = 0.5

Clearance: (IsVia; IsThroughPad) on (Region = "reg1") = 0.05

Clearance: (IsVia; IsThroughPad) on (Layer = "SIGNAL_TOP") = 0.31

Clearance: (IsVia; IsThroughPad) on (Layer = "SIGNAL_BOTTOM") = 0.21

Clearance: (IsTrack && Net="GND"; IsPad) on (Top) = 0.2

Clearance: (IsTrack; IsSmdPad) on (Top) = 0.2

Clearance: (IsTrack; IsThroughPad) on (Top) = 0.1

Текстовая строка задания зазоров между объектами одной цепи имеет следующий формат:

Тип ограничения: (Предикат 1; Предикат 2) on (Предикат области) =
Значение

Тип ограничения - ClearanceSN

Предикат 1 и **Предикат 2** - булевские выражения (фильтры) для формирования подмножества объектов заданного типа (поддерживаются операции "и" (&&), "или" (||), "не" (!) и скобки). В выражении может задаваться набор типов объектов цепей и набор цепей, формирующих множество. Выражение "Any" задаёт множество всех поддерживаемых типов объектов. Если в выражении задаются только цепи, то по умолчанию считается, что в множество входят все типы объектов цепей. Если в выражении задаются только типы, то фильтрация по цепям не производится.

Поддерживается фильтрация по следующим типам объектов:

IsTrack - трек;

IsVia - переходное отверстие;

IsSmdPad - планарная контактная площадка;

IsThroughPad - сквозная контактная площадка;

IsPad - планарная или сквозная контактная площадка;

IsMetal - заливка области металлизации;

IsHole - отверстие.

Фильтрация цепей осуществляется по именам цепей, дифференциальных цепей и классов цепей.

Net="Имя цепи или имя дифференциальной цепи"

NetClass="Имя класса цепей"

Предикат области осуществляет фильтрацию области действия правила. Если предикат отсутствует, правило считается действующим по всей области платы. Фильтрация может осуществляться по слоям, регионам, и областям плат с заданным стеком слоёв.

Layer = "Имя слоя или класса слоёв"

Region = "Имя региона"

Stack = "Имя стека"

Top - фильтр включает верхние слои для всех стеков слоёв

Bottom - фильтр включает нижние слои для всех стеков слоёв

Rigid - фильтр включает все области плат со стеками жёстких слоёв

Flex - фильтр включает все области плат со стеками гибких слоёв

Значение

Если размерность задаваемого значения не указана, то считается, что используется размерность по умолчанию, заданная в шапке текстового описания.

Примеры:

ClearanceSN: (IsVia && (Net="GND" || Net="GND_1")); IsVia on (Flex) = 0.3

ClearanceSN: (IsThroughPad && NetClass="Power"; IsVia) on (Stack = "Default")= 0.4

1.3.2 Формат описания ширины трека

Текстовая строка задания ширин треков имеет следующий формат:

Тип ограничения : (Предикат цепи) on (Предикат области) = {Набор параметров ширины трека}

Тип ограничения - Width

Предикат цепи - булевское выражение (фильтр) для формирования подмножества цепей. Выражение "Any" задаёт множество всех цепей. Фильтрация цепей осуществляется по имени цепей и классов цепей.

Net="Имя цепи"

NetClass="Имя класса цепей"

Предикат области осуществляет фильтрацию области действия правила. Если предикат отсутствует, правило считается действующим по всей области платы. Фильтрация может осуществляться по слоям, регионам, и областям плат с заданным стеком слоёв.

Layer = "Имя слоя или класса слоёв"

Region = "Имя региона"

Stack = "Имя стека"

Top - фильтр включает верхние слои для всех стеков слоёв

Bottom - фильтр включает нижние слои для всех стеков слоёв

Rigid - фильтр включает все области плат с жёсткими стеками слоёв

Flex - фильтр включает все области плат с гибкими стеками слоёв

Набор параметров ширины трека

{ Минимальная ширина трека (**MinWidth** или **Min**); Номинальная ширина трека (**NominalWidth** или **Nom**); Ширина зауженного трека (**NeckWidth** или **Neck**), должна быть меньше или равна **MinWidth**; Максимально допустимая суммарная длина зауженных участков (**NeckMaxTotalLength** или **NeckGlobal**); Максимально допустимая длина одного зауженного участка (**NeckMaxLocalLength** или **NeckLocal**), должна быть меньше или равна **NeckGlobal** }

Все параметры именованные, формат задания **Имя параметра: Значение параметра**. Может задаваться не весь набор параметров.

Пример:

Width: (Net="GND") on (Top && Region = "reg1") = {MinWidth:0.1; NominalWidth:0.2; NeckWidth:0.2; NeckMaxTotalLength:0.3; NeckMaxLocalLength:0.15}

Width: (Net="GND") on (Top && Region = "reg1") = {Min:0.1; Nom:0.2}

Width: (Net="GND") on (Top && Region = "reg1") = {NeckWidth:0.2; NeckMaxTotalLength:0.3; NeckMaxLocalLength:0.15}

Текстовая строка задания ширины гарантийного пояска:

Тип ограничения : (Предикат типа) on (Предикат области) = Значение ширины гарантийного пояска

Тип ограничения - Width

Предикат типа - IsAnnualRing

Net="Имя цепи"

NetClass="Имя класса цепей"

Предикат области осуществляет фильтрацию области действия правила. Если предикат отсутствует, правило считается действующим по всей области платы. Фильтрация может осуществляться по слоям, регионам, и областям плат с заданным стеком слоёв.

Layer = "Имя слоя или класса слоёв"

Region = "Имя региона"

Stack = "Имя стека"

Top - фильтр включает верхние слои для всех стеков слоёв

Bottom - фильтр включает нижние слои для всех стеков слоёв

Rigid - фильтр включает все области плат с жёсткими стеками слоёв

Flex - фильтр включает все области плат с гибкими стеками слоёв

Значение

Если размерность задаваемого значения не указана, то считается, что используется размерность по умолчанию, заданная в шапке текстового описания.

Пример:

Width: (IsAnnualRing) on (Layer = "SIGNAL_TOP" && Region = "reg1") = 2.2

1.3.3 Формат описания параметров диффпары

Текстовая строка задания параметров диффпар имеет следующий формат:

Тип ограничения : (Предикат цепи) on (Предикат области) = {Набор параметров диффпары}

Тип ограничения - DiffPair

Предикат цепи - булевское выражение (фильтр) для формирования подмножества диффпарных цепей. Выражение "Any" задаёт множество всех диффпарных цепей. Фильтрация цепей осуществляется по именам цепей, диффпарных цепей и классов цепей.

Net="Имя диффпарной цепи"

NetClass="Имя класса цепей"

Предикат области осуществляет фильтрацию области действия правила. Если предикат отсутствует, правило считается действующим по всей области платы. Фильтрация может осуществляться по слоям, регионам, и областям плат с заданным стеком слоёв.

Layer = "Имя слоя или класса слоёв"

Region = "Имя региона"

Stack = "Имя стека"

Top - фильтр включает верхние слои для всех стеков слоёв

Bottom - фильтр включает нижние слои для всех стеков слоёв

Rigid - фильтр включает все области плат с жёсткими стеками слоёв

Flex - фильтр включает все области плат с гибкими стеками слоёв

Набор параметров диффпары

{ Минимальная ширина трека (**MinWidth**); Минимальный диффпарный зазор (**MinGap**); Номинальная ширина трека (**NominalWidth**); Номинальный диффпарный зазор (**NominalGap**); Ширина зауженного трека (**NeckWidth**); Значение зазора, соответствующего ширине зауженного трека (**NeckGap**); Максимально допустимая суммарная длина зауженных участков (**NeckMaxTotalLength**); Максимально допустимая длина одного зауженного участка (**NeckMaxLocalLength**); Разрешенный допуск на увеличение зазора (**GapTolerance+**); Разрешенный допуск на уменьшение зазора (**GapTolerance-**); Допустимая разность длин/задержек в парных трассах (**LengthDelayTolerance**); Максимально допустимая общая длина/задержка незастёгнутых участков (**GlobalUncoupledLength**); Максимально допустимая локальная длина незастёгнутого участка (**LocalUncoupledLength**); Учёт выходов из контактных площадок (**IncludeGathering**) }

Все параметры именованные, формат задания **Имя параметра: Значение параметра**. Может задаваться не весь набор параметров.

Если размерность задаваемого значения не указана, то считается, что используется размерность по умолчанию, заданная в шапке текстового описания.

Пример:

```
DiffPair:(Net="D_DP") on (Top) = {MinWidth:0.11; MinGap:0.11;
NominalWidth:0.2; NominalGap:0.2; NeckWidth:0.3; NeckGap:0.12;
NeckMaxTotalLength:0.3; NeckMaxLocalLength:0.2; GapTolerance+:0.02;
```

```
GapTolerance:-0.02; LengthDelayTolerance:10; GlobalUncoupledLength:20;  
LocalUncoupledLength: 10 ; IncludeGathering: True }
```

```
DiffPair:(Net="D_DP") on (Top) = { NominalWidth:0.2; NominalGap:0.2;  
LengthDelayTolerance:10ps; }
```

1.3.4 Формат описания запретов

Текстовая строка задания запретов имеет следующий формат:

Тип ограничения: (Предикат 1) on (Предикат области)

Тип ограничения - Deny

Предикат 1 - булевское выражение для формирования подмножества объектов заданного типа. В выражении может задаваться набор типов объектов цепей (треки, ПО, ПО определённого стиля, области металлизации) и набор цепей, формирующих множество. Выражение "Any" задаёт множество всех поддерживаемых объектов. Если в выражении задаются только цепи, то, по умолчанию, считается, что в множество входят все поддерживаемые типы объектов цепей. Если в выражении задаются только типы, то фильтрация по цепям не производится.

Фильтрация осуществляется по следующим типам объектов:

IsTrack - трек;

IsVia - переходное отверстие;

IsViaStyle = "Имя стиля переходного отверстия";

IsMetal - заливка области металлизации.

Фильтрация цепей осуществляется по именам цепей, дифференциальных цепей и классов цепей.

Net="Имя цепи или имя дифференциальной цепи"

NetClass="Имя класса цепей"

Предикат области осуществляет фильтрацию области действия правила. Если предикат отсутствует, правило считается действующим по всей области платы. Фильтрация может осуществляться по слоям, регионам, и областям плат с заданным стеком слоёв.

Layer = "Имя слоя или класса слоёв"

Region = "Имя региона"

Stack = "Имя стека"

Top - фильтр включает верхние слои для всех стеков слоёв

Bottom - фильтр включает нижние слои для всех стеков слоёв

Rigid - фильтр включает все области плат с жёсткими стеками слоёв

Flex - фильтр включает все области плат с гибкими стеками слоёв

Значение

Указание значений для запретов не требуется.

Примеры:

Deny: (IsTrack && Net="3V3") on (Top && Region="reg1")

Deny: (IsVia && Net="GND") on (Top && Region="reg1")

Deny: (IsMetal && Net="3V3") on (Region="reg1")

1.3.5 Формат описания ограничений на ПО и Т-соединения для цепей

Текстовая строка задания ограничения на число переходных отверстий цепи имеет следующий формат:

Тип ограничения : (Предикат цепи) = {Набор значений параметров}

Тип ограничения - Allow

Предикат цепи - булевское выражение для формирования подмножества цепей. Выражение "Any" задаёт множество всех цепей.

Фильтрация цепей осуществляется по именам цепей, дифпарных цепей и классов цепей.

Net="Имя цепи или дифпарной цепи"

NetClass="Имя класса цепей"

Набор значений параметров

{Тип параметра (**MaxViaCount**): Максимально разрешённое число переходных отверстий в цепи (Если правило не задано число ПО не ограничено) }

Пример:

Allow: (NetClass="data1" || Net="xsig") = {MaxViaCount:3}

Текстовая строка задания разрешённых для цепи типов переходных отверстий имеет следующий формат:

Тип ограничения : (Предикат цепи) on (Предикат области) = {Набор значений параметров}

Тип ограничения - Allow

Предикат цепи - булевское выражение для формирования подмножества цепей, Выражение "Any" задаёт множество всех цепей.

Фильтрация цепей осуществляется по именам цепей, дифпарных цепей и классов цепей.

Net="Имя цепи или дифпарной цепи"

NetClass="Имя класса цепей"

Предикат области осуществляет фильтрацию области действия правила. Если предикат отсутствует, правило считается действующим по всей области платы. Фильтрация может осуществляться по слоям, регионам, и областям плат с заданным стеком слоёв.

Layer = "Имя слоя или класса слоёв"

Region = "Имя региона"

Stack = "Имя стека"

Top - фильтр включает верхние слои для всех стеков слоёв

Bottom - фильтр включает нижние слои для всех стеков слоёв

Rigid - фильтр включает все области плат с жёсткими стеками слоёв

Flex - фильтр включает все области плат с гибкими стеками слоёв

Набор значений параметров

{ Тип параметра (**ViaStyle**): [Список имён разрешённых стилей ПО, разделённых точкой с запятой] }

Отсутствие правила предполагает возможность использования всех стилей ПО.

Пример:

```
Allow: (NetClass="data1" || Net="xsig") on (Top && Region="reg1") =  
{ViaStyle: ["Via1"; "Via2"] }
```

Текстовая строка задания разрешённых для цепи типов T-соединений имеет следующий формат:

Тип ограничения : (Предикат цепи) = {Набор значений параметров}

Тип ограничения - Allow

Предикат цепи - булевское выражение для формирования подмножества цепей, Выражение "Any" задаёт множество всех цепей.

Фильтрация цепей осуществляется по именам цепей, диффпарных цепей и классов цепей.

Net="Имя цепи или диффпарной цепи"

NetClass="Имя класса цепей"

Набор значений параметров

{ Тип параметра (**TJunction**): Значение параметра }

Поддерживаемые значения параметра TJunction - **None, Pin, PinVia, PinViaTrack**

Пример:

```
Allow: (NetClass="data1" || Net="xsig") = {TJunction: PinViaTrack}
```

```
Allow: (NetClass="data1" || Net="xsig") = {TJunction: None}
```

```
Allow: (NetClass="data1" || Net="xsig") = {TJunction: Pin}
```

Текстовая строка задания разрешения установки ПО в пределах КП:

Тип ограничения: (Предикат) on (Предикат области) = {Набор значений параметров}

Тип ограничения - Allow

Предикат - булевское выражение для формирования подмножества цепей и стилей ПО. Выражение "Any" задаёт множество всех цепей и всех стилей.

ViaStyle="Имя стиля ПО"

Фильтрация цепей осуществляется по именам цепей, дифференциальных цепей и классов цепей.

Net="Имя цепи или дифференциальной цепи"

NetClass="Имя класса цепей"

Предикат области осуществляет фильтрацию области действия правила. Если предикат отсутствует, правило считается действующим по всей области платы. Фильтрация может осуществляться по слоям, регионам, и областям плат с заданным стеком слоёв.

Layer = "Имя слоя или класса слоёв"

Region = "Имя региона"

Stack = "Имя стека"

Top - фильтр включает верхние слои для всех стеков слоёв

Bottom - фильтр включает нижние слои для всех стеков слоёв

Rigid - фильтр включает все области плат с жёсткими стеками слоёв

Flex - фильтр включает все области плат с гибкими стеками слоёв

Набор значений параметров

{ Тип параметра (**ViaOnPad**): значение по умолчанию разрешено }

Отсутствие правила предполагает возможность установки ПО в пределах КП.

Пример:

Allow: (NetClass="data1" || Net="xsig") on (Top && Region="reg1") = {ViaOnPad}

Allow: (NetClass="data1" || ViaStyle="Default via style") on (Top && Region="reg1") = {ViaOnPad}

1.3.6 Формат описания ограничений на длины/задержки сигналов

Текстовая строка задания ограничения на длины сигналов имеет следующий формат:

Тип ограничения : (Предикат пин пар) = {Набор ограничений на длины сигналов}

Тип ограничения - PinPair

Предикат пин пар - булевское выражение (фильтр) для формирования подмножества сигналов (пин пар). Выражение "Any" задаёт множество всех сигналов. Фильтрация сигналов осуществляется по именам сигналов (пин пар).

Name ="Имя пин пары в формате описания пары контактов (Имя компонента.Номер вывода; Имя Компонента.Номер вывода)"

Набор ограничений на длину

{ Максимальная длина/задержка сигнала (**MaxLength**) ; Минимальная длина/задержка сигнала (**MinLength**) }

Все параметры именованные, формат задания Имя параметра: Значение параметра. Может задаваться не весь набор параметров.

Если размерность задаваемого значения не указана, то считается, что используется размерность по умолчанию, заданная в шапке текстового описания.

Пример:

PinPair: (Name="DD1.46; X5.1" || Name="DD1.47; X5.2") = {MaxLength: 60ps; MinLength: 10ps}

Набор ограничений на абсолютное значение

{ Абсолютная длина/задержка сигнала (**Length**) ; допуск (**Tolerance**) }

Для **Tolerance** доступна запись в виде:

- Tol/Tolerance - допуск;
- Tol+/Tolerance+ - положительный допуск;
- Tol-/Tolerance- - отрицательный допуск.

Если размерность задаваемого значения не указана, то считается, что используется размерность по умолчанию, заданная в шапке текстового описания.

Пример:

PinPair: (Name="DD1.46; X5.1") = { Length: 100ps; Tol+: 5ps; Tol-: 5ps }

PinPair: (Name="DD1.46; X5.1") = { Length: 100ps; Tol: 5ps }

Текстовая строка задания ограничения на выравнивание длин сигналов/задержек:

Тип ограничения : {Предикат группы выравнивания} = Значение максимального отклонения длины/задержки сигналов между сигналами

Тип ограничения - MatchGroup

Предикат группы выравнивания - булевское выражение (фильтр) для формирования подмножества групп выравнивания

Name ="Имя группы выравнивания"

Значение

Значение максимального отклонения длины/задержки сигналов между сигналами определяет максимальное значение разности между максимальной и минимальной длиной/задержкой в рассматриваемом наборе сигналов

Если размерность задаваемого значения не указана, то считается, что используется размерность по умолчанию, заданная в шапке текстового описания.

Пример:

MatchGroup: (Name="ADD_DDR") = 20ps

Набор ограничений на длину

{ Максимальная длина/задержка сигнала (**MaxLength**) ; Минимальная длина/задержка сигнала (**MinLength**) }

Все параметры именованные, формат задания Имя параметра: Значение параметра. Может задаваться не весь набор параметров.

Если размерность задаваемого значения не указана, то считается, что используется размерность по умолчанию, заданная в шапке текстового описания.

Пример:

MatchGroup: (Name="ADD_DDR") = {MaxLength: 95ps; MinLength: 105ps}

Набор ограничений на абсолютное значение

{ Абсолютная длина/задержка сигнала (**Length**) ; допуск (**Tolerance**) }

Для **Tolerance** доступна запись в виде:

- Tol/Tolerance - допуск;
- Tol+/Tolerance+ - положительный допуск;
- Tol-/Tolerance- - отрицательный допуск.

Если размерность задаваемого значения не указана, то считается, что используется размерность по умолчанию, заданная в шапке текстового описания.

Пример:

MatchGroup: (Name="ADD_DDR") = { Length: 100ps; Tol+: 5ps; Tol-: 5ps }

MatchGroup: (Name="ADD_DDR") = { Length: 100ps; Tol: 5ps }

Текстовая строка взаимного выравнивания сигналов с указанием определенного значения задержки между ними:

Тип ограничения : {Предикат пин пар или предикат группы выравнивания}
от {Предикат пин пар или предикат группы выравнивания} = {Набор ограничений на длины/задержки сигналов}

Длиной группы выравнивания (MatchGroup) считается максимальная длина его сигнала.

Тип ограничения - Delay

Предикат группы выравнивания - булевское выражение (фильтр) для формирования подмножества групп выравнивания

Предикат пин пар - булевское выражение (фильтр) для формирования подмножества сигналов (пин пар). Выражение "Any" задаёт множество всех сигналов. Фильтрация сигналов осуществляется по именам сигналов (пин пар).

Набор ограничений на длину

{ Максимальная длина/задержка сигнала (**MaxLength**) ; Минимальная длина/задержка сигнала (**MinLength**) }

Если размерность задаваемого значения не указана, то считается, что используется размерность по умолчанию, заданная в шапке текстового описания.

Пример:

Delay: (Name="A") from (Name="B") = {MinLength: -3; MaxLength: -1}

Набор ограничений на абсолютное значение

{ Абсолютная длина/задержка сигнала (**Length**) ; допуск (**Tolerance**) }

Для **Tolerance** доступна запись в виде:

- Tol/Tolerance - допуск;
- Tol+/Tolerance+ - положительный допуск;
- Tol-/Tolerance- - отрицательный допуск.

Если размерность задаваемого значения не указана, то считается, что используется размерность по умолчанию, заданная в шапке текстового описания.

Пример:

Delay: (Name="A") from (Name="B") = {Length: 60ps; Tol-: 11ps; Tol+: 10ps}

1.3.7 Формат описания правил для регионов внутри посадочных мест

В Delta Design предполагается возможность задания правил на регионы внутри посадочного места.

Для каждого региона могут быть определены зазоры между объектами цепей по типам (включая треки, переходные отверстия, сквозные и планарные контактные площадки, отверстия), минимальная и номинальная ширина треков и минимальный и номинальный зазор для диффпар, которые зависят от выбора технологии для посадочного места (**По умолчанию (Default), Низкая плотность (Low), Средняя плотность (Medium), Высокая плотность (High)**) а также запреты на размещение треков, ПО и металлизации.

При установке посадочного места правила на запреты размещения объектов внутри региона посадочного места и блок правил, соответствующий выбранной технологии добавляется в общий пул правил с учётом переименования регионов.

Блоки правил по технологиям

Пример:

#Block: (Technology="Default")

Clearance: (IsTrack; IsTrack) on (Region ="R2") = 1

Width: (Any) on (Region ="R2") = {MinWidth:1; NominalWidth: 1.1}

DiffPair: (Any) on (Region ="R2") = {MinWidth:1; MinGap:1; NominalWidth: 1.1; NominalGap:1.2}

Clearance: (IsTrack; IsThroughPad) on (Region ="R2") = 1.1

Clearance: (IsTrack; IsVia) on (Region ="R2") = 1.2

Clearance: (IsTrack; IsSmdPad) on (Region ="R2") = 1.3

Clearance: (IsTrack; IsHole) on (Region ="R2") = 1.4

Clearance: (IsThroughPad; IsThroughPad) on (Region ="R2") = 1.5

Clearance: (IsThroughPad; IsVia) on (Region ="R2") = 1.6

Clearance: (IsThroughPad; IsSmdPad) on (Region ="R2") = 1.7

Clearance: (IsThroughPad; IsHole) on (Region ="R2") = 1.8

Clearance: (IsVia; IsVia) on (Region ="R2") = 1.9

Clearance: (IsVia; IsSmdPad) on (Region ="R2") = 1.91

Clearance: (IsVia; IsHole) on (Region ="R2") = 1.92

Clearance: (IsSmdPad; IsSmdPad) on (Region ="R2") = 1.93

Clearance: (IsSmdPad; IsHole) on (Region ="R2") = 1.94

#EndOfBlock

#Block: (Technology="Low")

Clearance: (IsTrack; IsTrack) on (Region ="R2") = 2

Width: (Any) on (Region ="R2") = {MinWidth:1; NominalWidth: 1.2}

DiffPair: (Any) on (Region ="R2") = {MinWidth:1; MinGap:1; NominalWidth: 1.2; NominalGap:1.21}

Clearance: (IsTrack; IsThroughPad) on (Region ="R2") = 1.1

Clearance: (IsTrack; IsVia) on (Region ="R2") = 1.2

Clearance: (IsTrack; IsSmdPad) on (Region ="R2") = 1.3

Clearance: (IsTrack; IsHole) on (Region ="R2") = 1.4

Clearance: (IsThroughPad; IsThroughPad) on (Region ="R2") = 1.5

Clearance: (IsThroughPad; IsVia) on (Region ="R2") = 1.6

Clearance: (IsThroughPad; IsSmdPad) on (Region ="R2") = 1.7

Clearance: (IsThroughPad; IsHole) on (Region ="R2") = 1.8
Clearance: (IsVia; IsVia) on (Region ="R2") = 1.9
Clearance: (IsVia; IsSmdPad) on (Region ="R2") = 1.91
Clearance: (IsVia; IsHole) on (Region ="R2") = 1.92
Clearance: (IsSmdPad; IsSmdPad) on (Region ="R2") = 1.93
Clearance: (IsSmdPad; IsHole) on (Region ="R2") = 1.94
#EndOfBlock

#Block: (Technology="Medium")

Clearance: (IsTrack; IsTrack) on (Region ="R2") = 3
Width: (Any) on (Region ="R2") = {MinWidth:1; NominalWidth: 1.3}
DiffPair: (Any) on (Region ="R2") = {MinWidth:1; MinGap:1; NominalWidth:
1.3; NominalGap:1.22}

Clearance: (IsTrack; IsThroughPad) on (Region ="R2") = 1.1
Clearance: (IsTrack; IsVia) on (Region ="R2") = 1.2
Clearance: (IsTrack; IsSmdPad) on (Region ="R2") = 1.3
Clearance: (IsTrack; IsHole) on (Region ="R2") = 1.4
Clearance: (IsThroughPad; IsThroughPad) on (Region ="R2") = 1.5
Clearance: (IsThroughPad; IsVia) on (Region ="R2") = 1.6
Clearance: (IsThroughPad; IsSmdPad) on (Region ="R2") = 1.7
Clearance: (IsThroughPad; IsHole) on (Region ="R2") = 1.8
Clearance: (IsVia; IsVia) on (Region ="R2") = 1.9
Clearance: (IsVia; IsSmdPad) on (Region ="R2") = 1.91
Clearance: (IsVia; IsHole) on (Region ="R2") = 1.92
Clearance: (IsSmdPad; IsSmdPad) on (Region ="R2") = 1.93
Clearance: (IsSmdPad; IsHole) on (Region ="R2") = 1.94
#EndOfBlock

#Block: (Technology="High")

Clearance: (IsTrack; IsTrack) on (Region ="R2") = 4

Width: (Any) on (Region ="R2") = {MinWidth:1; NominalWidth: 1.4}

DiffPair: (Any) on (Region ="R2") = {MinWidth:1; MinGap:1; NominalWidth: 1.4; NominalGap:1.23}

Clearance: (IsTrack; IsThroughPad) on (Region ="R2") = 1.1

Clearance: (IsTrack; IsVia) on (Region ="R2") = 1.2

Clearance: (IsTrack; IsSmdPad) on (Region ="R2") = 1.3

Clearance: (IsTrack; IsHole) on (Region ="R2") = 1.4

Clearance: (IsThroughPad; IsThroughPad) on (Region ="R2") = 1.5

Clearance: (IsThroughPad; IsVia) on (Region ="R2") = 1.6

Clearance: (IsThroughPad; IsSmdPad) on (Region ="R2") = 1.7

Clearance: (IsThroughPad; IsHole) on (Region ="R2") = 1.8

Clearance: (IsVia; IsVia) on (Region ="R2") = 1.9

Clearance: (IsVia; IsSmdPad) on (Region ="R2") = 1.91

Clearance: (IsVia; IsHole) on (Region ="R2") = 1.92

Clearance: (IsSmdPad; IsSmdPad) on (Region ="R2") = 1.93

Clearance: (IsSmdPad; IsHole) on (Region ="R2") = 1.94

#EndOfBlock

1.3.8 Формат описания применения профиля импеданса

Параметры линий передачи и диффпар, рассчитанные в «Калькуляторе импеданса» автоматически попадают в редактор правил в виде командных строк. Такие строки начинаются с обозначения «def» и включают в себя информацию о наименовании профиля, стеке печатной платы, слоях расположения и геометрических параметрах линии передачи. Подробнее о работе по созданию профиля импеданса см. [Редактор печатных плат](#) раздел [Калькулятор импеданса](#).

Пример командной строки:

```
def S50_1_profile { L1 {Layer="L1"; Width=0,2228; Stack="Default"}; L2
{Layer="L6"; Width=0,2228; Stack="Default"}}
def D90_2_profile { L1 {Layer="L3"; Width=0,18; Stack="Default"; Gap=0,2};
L2 {Layer="L4"; Width=0,18; Stack="Default"; Gap=0,2}}
```

Текстовая строка задания параметров для одиночной линии передачи, рассчитанных в профиле импеданса имеет следующий формат:

Тип ограничения: (Предикат цепи) use (Предикат профиля)

Тип ограничения - Width

Предикат цепи - булевское выражение (фильтр) для формирования подмножества цепей. Выражение "Any" задаёт множество всех цепей. Фильтрация цепей осуществляется по имени цепей и классов цепей.

Net="Имя цепи"

NetClass="Имя класса цепей"

Предикат профиля осуществляет фильтрацию профиля импеданса. Предикат профиля не может отсутствовать.

Пример:

Width: (Net="CH0_ALE") use S50_1_profile

Width: (Net="XCS0") use S60_Newprofile

Width: (NetClass="50Ohm") use S50_Newprofile

Текстовая строка задания параметров для дифференциальной пары, рассчитанных в профиле импеданса имеет следующий формат:

Тип ограничения: (Предикат цепи) use (Предикат профиля)

Тип ограничения - DiffPair

Предикат цепи - булевское выражение (фильтр) для формирования подмножества диффпарных цепей. Выражение "Any" задаёт множество всех диффпарных цепей. Фильтрация цепей осуществляется по именам цепей, диффпарных цепей и классов цепей.

Net="Имя диффпарной цепи"

NetClass="Имя класса цепей"

Предикат профиля осуществляет фильтрацию профиля импеданса. Предикат профиля не может отсутствовать.

Пример:

DiffPair: (Net="DEV_D_DP") use D90_2_profile

DiffPair: (Net="DEV_SSTX_DP") use D100_Newprofile

DiffPair: (NetClass="DP") use D90_Newprofile

1.4 Правила в проекте

В системе Delta Design реализована возможность изменять варианты проверки правил проектирования.

Разработчику доступны следующие возможности:

- проверять правило непосредственно во время создания проводящего рисунка печатной платы;
- проверять правило в рамках отложенной проверки, вызываемой по запросу;
- не проверять правило.

1.4.1 Применимость правил

При открытой в соответствующем редакторе схеме или плате проекта в панели «Правила» указываются настройки для проверки правил проектирования схемы ([ERC](#)) и платы ([DRC](#)), см. [Рис. 16](#).




Рис. 16 Отображение правил проектирования схемы и платы

При наведении курсора на ограниченную область с текстом названия правила, в всплывающем окне отображается подсказка по выбранному правилу, см. [Рис. 17](#).




Рис. 17 Отображение описания правила проектирования схемы и платы

1.4.1.1 Проверка правил

Для каждого типа правил можно использовать механизмы проверки, которые позволяют подобрать оптимальную стратегию действий при трассировке платы. В системе доступны следующие возможности для проверки правил:

- Автоматическая проверка (в режиме реального времени);
- Отложенная проверка (по запросу);
- Без проверки.

При включенной автоматической проверке правила применяются в момент разработки платы – запрещаются любые действия, которые приводят к нарушению правил.

При отложенной проверке выполнение правил осуществляется по запросу. В случае нарушения правил выдается сообщение о нарушении и локализуется место нарушения.

В режиме без проверки заданные правила игнорируются.

1.4.1.2 Настройка правил схемы (ERC)

Выбор типа ERC проверки осуществляется в поле «ERC», см. [Рис. 18](#). В данном поле представлены разные типы контактов в матричном виде. Переключение между значениями правила выполняется по клику на значке.



Рис. 18 Поле отображения типов контактов для задания правил

Для переключения всех правил используйте выпадающее меню «Задать все параметры», см. [Рис. 19](#)



Рис. 19 Задать все параметры

Для каждого правила может быть установлено одно из следующих значений, которое задает режим контроля данного правила:

- ✓ Не проверять — Соединение разрешено.
- ⚠ Предупреждать — Соединение вызывает предупреждение.
- ! Ошибка — Соединение вызывает ошибку.

На [Рис. 20](#) представлено поле для настройки режима контроля отложенной проверки схемы.

ПАРАМЕТР	ПРОВЕРЯТЬ
Неиспользуемые секции компонентов	✔ Не проверять
Цепи без подключений	✔ Не проверять
Шины без цепей	⚠ Предупреждать
Компоненты без посадочных мест	! Ошибка
Неполная шина	✔ Не проверять
Неверное подключение цепи к шине	✔ Не проверять
Короткое замыкание компонента	✔ Не проверять
Незавершённые проводники	✔ Не проверять
Неподключенный вывод компонента	✔ Не проверять
Неиспользуемый блок	✔ Не проверять
Несвязанные фрагменты цепи	✔ Не проверять
Не задан тип вывода	✔ Не проверять
Цепи без источника сигнала	✔ Не проверять
Цепи с несколькими источниками сигнала	✔ Не проверять
Цепи без нагрузки	✔ Не проверять
Некорректный сигнал	✔ Не проверять

Рис. 20 Поле настройки режимов ERC проверки

Возможные режимы проверки правил:

- ✔ Не проверять — Правило не проверяется.
- ⚠ Предупреждение — Выполнение условий правила вызывает предупреждение.
- ! Ошибка — Выполнение условий правила вызывает ошибку.

1.4.1.3 Настройка правил платы (DRC)

Выбор типа DRC проверки осуществляется в поле «DRC», см. [Рис. 21](#).

	Отв.	Трек	ПКП	СКП	ПО	Заливка
Заливка	✔	✔	✔	✔	✔	✔
ПО	✔	✔	✔	✔	✔	✔
СКП	✔	✔	✔	✔	✔	✔
ПКП	✔	✔	✔	✔	✔	✔
Трек	✔	✔	✔	✔	✔	✔
Отв.	✔	✔	✔	✔	✔	✔

Рис. 21 Поле отображения объектов платы для задания правил

В данном поле в матричном виде представлены объекты платы, для которых устанавливаются правила. Переключение между значениями правила выполняется по клику на значке.

Для переключения всех правил используйте выпадающее меню «Задать все параметры», см. [Рис. 22](#)





Рис. 22 Задать все параметры

Для каждого правила может быть установлено одно из следующих значений, которое задает режим контроля данного правила:

- Проверять правило в составе динамической проверки и отложенной проверки. Обозначается значком ✓;
- Проверять правило в составе отложенной проверки. Обозначается значком .
- Не проверять правило. Обозначается значком ⊖.

На [Рис. 23](#) представлено поле для настройки режима контроля проверки платы.

ПАРАМЕТР	ПРОВЕРЯТЬ
▼ Категория: Правила зазоров	
Отв. к краю	✓ При разводке
Медь к краю	✓ При разводке
Гарантийный пояс	⏸ В проверке
▼ Категория: Правила трассировки	
Трасс. трек	✓ При разводке
Разм. ПО	✓ При разводке
Разм. обл. металл.	✓ При разводке
▼ Категория: Физические правила	
Ширина трека	✓ При разводке
Расположение Т-соединения	✓ При разводке
Кол. ПО	✓ При разводке
Стиль ПО	✓ При разводке
Дифф. парам.	✓ При разводке
Макс. допустим. задержка	✓ При разводке
Длина незастигнутых участков	✓ При разводке
▼ Категория: Электрические правила	
Свойства Слои Правила	

Рис. 23 Выбор режима проверки правил для объектов платы

Возможные режимы проверки правил:

- Проверять правило непосредственно при разводке платы. Обозначается значком ✓ ;
- Проверять правило в составе отложенной проверки. Обозначается значком ⏸ ;
- Проверка правила отключена. Обозначается значком ⊖ .

2 Шаблоны правил

В системе Delta Design правила проектирования формируются на основе шаблонов правил.

При создании проекта все значения правил заполняются на основе информации из шаблона. Таким образом, в проекте для всех правил всегда задано какое-либо значение.

Шаблон правил «Default» является базовым, его нельзя удалить или переименовать, но можно изменить. Таким образом, в Стандартах всегда есть хотя бы один шаблон правил, на основе которого задаются правила во вновь создаваемом проекте.

В системе также имеются дополнительные шаблоны правил для разных классов точности.

Шаблон правил в целом повторяет набор правил, задаваемый в проекте.

Принципиальным отличием является то, что в шаблоне правил отсутствуют цепи и регионы.

Тем не менее, шаблон правил поддерживает создание классов цепей (шаблонов классов цепей). Данный механизм позволяет создать класс цепей в шаблоне правил и задать для данного класса необходимые значения.

Шаблоны правил доступны в Стандартах системы.

Перечень имеющихся в системе шаблонов правил расположен в панели «Стандарты» → «Правила», см. [Рис. 24](#).




Рис. 24 Расположение шаблонов правил

Для создания нового шаблона правил вызовите контекстное меню с узла «Правила» и выберите пункт «Создать новый шаблон правил», см. [Рис. 25](#).




Рис. 25 Создание нового шаблона правил

В окне «Создать новый шаблон правил» введите имя шаблона и выберите вариант создания шаблона правил, [Рис. 26](#).




Рис. 26 Добавление шаблона правил

Нажмите «Создать».

После этого созданный шаблон будет добавлен в общий список шаблонов правил в Стандартах.

Для всех шаблонов правил (кроме базового) из контекстного меню доступны следующие действия:

- Открыть – открыть окно редактора правил;
- Удалить – удаление шаблона;
- Переименовать – изменение имени шаблона.

При создании проекта платы шаблон правил, который будет использован в проекте, выбирается из списка, см. [Рис. 27](#).




Рис. 27 Выбор шаблона правил при создании проекта



Цель компании ЭРЕМЕКС – создание эффективной и удобной в эксплуатации отечественной системы, реализующей сквозной цикл автоматизированного проектирования радиоэлектронной аппаратуры.

Система Delta Design – это обобщение мирового опыта в области автоматизации проектирования, а также разработка оригинальных моделей и алгоритмов на основе нетрадиционных подходов к решению сложных задач

Компания ЭРЕМЕКС благодарит Вас за интерес, проявленный к системе Delta Design, и надеется на долговременное и плодотворное сотрудничество.